Coral NPUは、Googleが2025年10月15日に発表したエッジAI向けのオープンスタンダードで、RISC-VベースのプロセッサにAIアクセラレータを組み合わせた設計です。今回の発表で、制御流を担うRISC-Vスカラー部（Milestone 1）、SIMD演算のRVV v1.0ベクトルコプロセッサ（Milestone 2）、浮動小数点を支えるメモリサブシステム（Milestone 3）、そして新たなMatrix Execution Unit（Milestone 4）までの32-bitアーキテクチャが揃い、RTLがGitHubで公開されました。設計の実装と検証はVeriSiliconと、GlobalFoundriesの12LP+ FinFETプロセスへの最適化ではコアタイミングを70%向上、標準セル面積を最大15%削減したとGoogleは説明しています。
「Matrix Execution Unitは最大1 TOPSに設定可能で、推論時の平均10mWの消費電力を目標としています。」
The complete 32-bit Coral NPU architecture (Milestones 1–4): Including our new Matrix Execution Unit, configurable for up to 1 TOPS and targeting 10mW average power for inference.
ソフトウェア側では、IREE/MLIRベースのCoral Compiler v1.0とシミュレーションスタックを公開しました。JAX、PyTorch、TensorFlowのモデルをCoral NPU向けに変換する構想が示されていますが、公開リポジトリのREADMEによると、現時点のエンドツーエンドの実行経路はJAXとホスト側シミュレーションに限られ、他のフロントエンドは計画中です。実機での動作を始めるには、対応モデルとツールチェーンの拡充を待つ段階です。
Coral NPU発表
GoogleがエッジAI向けのフルスタック・プラットフォームとして初公開。今回の新情報ではない。
32-bit RTLとコンパイラv1.0
Matrix Execution Unitまで含む32-bitアーキテクチャのRTLを公開。IREE/MLIRベースのCoral Compiler v1.0とシミュレーションスタックも公開。
SR200系列とCoralboardの発表
Synapticsが第2世代Coral NPU IPを搭載するAstra SR200系列（400 GOPS）を打ち出し、Coralboard SR開発キットを発表。Coralboard SLはDigiKey経由の一般販売へ移行。
出典はGoogle Developers Blog（2026年10月20日付と2025年10月15日付）、Synapticsの2026年10月20日付プレスリリース、2026年10月24日確認。10mWは設計目標であり、実測の達成値ではない。
Synapticsの発表は同日のSynaptics Tech Dayで行われました。Astra SR200系列は第2世代のCoral NPU IP（Milestone 2のRISC-V Vector Coreを含む）を組み込み、400 GOPSを超低消費電力のマイコンパッケージで実現するもので、Googleの説明ではテープアウト済みで今月出荷開始です。一方で、VentureBeatの取材によるとSR200系列はサンプリング段階にあり、チップ単体の価格や量産の時期は公表されていません。ウェアラブルや産業センサーノード向けの位置付けです。
Coralboard SL
- 搭載プロセッサ
- Astra SL2619（2GHz Cortex-A55×2、Cortex-M52、1 TOPSのTorq/Coral NPU）
- メモリ
- 2GB DDR4、MicroSD、NORフラッシュ
- 提供状況
- 一般販売へ移行。2026年10月20日からDigiKey経由で出荷
Coralboard SR
- 搭載プロセッサ
- Astra SR250系列（800MHz Cortex-M85、Cortex-M52、400 GOPSのTorq/Coral NPU）
- メモリ
- SRAM最大8MB、カスタムDRAM最大256MB
- 提供状況
- 発表。販売開始日は未確定
出典はSynapticsの2026年10月20日付プレスリリース（2026年10月24日確認）。SRの提供状況は「forthcoming」と説明したVentureBeat取材とも一致。価格は報道でSLがDigiKey掲載の99.79米ドルと伝えられたが、プレスリリースには記載がない。
ソフトウェアツールでは、SynapticsのオープンソースのTorqコンパイラとランタイムがCoralboard向けに提供され、Gemma 3 270MをINT8量子化で最大12〜16トークン/秒、LiquidAI LFM2.5、Ultralytics YOLO26への対応を会社が示しています。性能はモデル、量子化、実行構成に依存する値です。GoogleはCoral NPUの設計を、半導体各社が自社プロセッサに組み込めるオープンスタンダードとして位置付け、エッジAIの移植負担を下げる狙いを説明しています。ただし、1 TOPS・10mW級の設計目標が各社の実装で達成されるか、クラウドGPUとは別軸の性能比較がどう評価されるかは、これから実機で確かめられる段階です。
出典
- Unifying Edge AI: How Coral NPU's open standard brings portable, energy-viable intelligence from model to silicon（Google Developers Blog）2026-10-20付（Billy Rutledge氏、Google Research）。32-bit RTL公開（Milestones 1〜4）、Matrix Execution Unitの1 TOPS設定・10mW推論平均の目標値、Coral Compiler v1.0、SR200系列のテープアウトと今月出荷、VeriSilicon・GlobalFoundriesとの協業、Coralboard SLのGAを確認。2026-10-24確認。
- Synaptics and Google Research Expand Coralboard Ecosystem（Synaptics、GLOBE NEWSWIRE）2026-10-20付。Coralboard SLのGAとDigiKey出荷（10月20日開始、Astra SL2619・1 TOPS・2GB DDR4）、Coralboard SR（Astra SR250・400 GOPS・SRAM最大8MB・カスタムDRAM最大256MB）、Torqのオープンソース化とGemma3 270M（INT8/4-bitで12〜16トークン/秒）・LFM2.5・YOLO26へのday-0対応を確認。直接取得はHTTP 403のためJina Reader経由で本文確認。2026-10-24確認。
- google-coral/coralnpu（GitHub）Coral NPUのRTLリポジトリ。Apache-2.0ライセンスを確認。2026-10-24確認。
- google-coral/coralnpu-compiler（GitHub）IREEコンパイラプラグインのリポジトリ。Apache-2.0。READMEで「JAXモデルのエンドツーエンド（他フロントエンドは計画）、現在はホスト側シミュレーション」と現状を確認。2026-10-24確認。
- Google and Synaptics unveil new AI chips for wearables and industrial devices（VentureBeat）2026-10-20付の第三者取材。SR200系列がサンプリング段階で価格・量産時期未公表、Coralboard SLのDigiKey掲載価格99.79米ドル、SR開発キットがforthcomingである点を確認。直接取得はHTTP 429のためJina Reader経由で本文確認。2026-10-24確認。
出典の確認日 2026.10.24